Dokuz Eylül Üniversitesi Ders Katoloğu / Bilgi Paketi

Ders Bilgileri

Ders Kodu	Ders Adı	Ders Türü	D	U	L	AKTS
EED 4021	İLERİ MANTIK TASARIMI	SEÇMELİ	3	2	0	6

Dersi Veren Birim

Elektrik - Elektronik Mühendisliği

Dersin Düzeyi

Lisans

Ders Koordinatörü

PROFESÖR UĞUR ÇAM

Dersi Alan Birimler

Elektrik - Elektronik Mühendisliği

Dersin Amacı

Dersin amacı programlanabilir mantık devreleri (PLD) ve alanda programlanabilir mantık devreleri ile gerçeklenebilecek ileri mantık devrelerinin tasarım yöntemlerinin tanıtılmasıdır. Verilog donanım tanımlama dili tanıtılarak ileri mantık devreleri benzetim teknikleri tartışılacaktır.

Dersin Öğrenme Kazanımları

1	Senkron ve asenkron mantık devrelerini Verilog donanım tanımlama dili kullarak tasarlayabilme
2	İleri mantık devrelerinin FPGA benzetim yazılımları kullanarak benzetimlerini yapabilme ve sonuçları yorumlayabilme,
3	Karmaşık mantık devrelerini elektonik tasarım araçları kullanarak, PLD ve FPGA cihazlarına gömülebilecek şekilde eniyileyebilme ve tasarımları bu cihazlarda gerçekleyebilme,
4	Mantık devrelerini optimize edebilme,

Dersin Öğretim Türü

Örgün Öğretim

Dersin Önkoşulu/Önkoşulları

EED 3008 - MİKROİŞLEMCİ SİSTEMLERİ
EED 3018 - MİKROİŞLEMCİ SİSTEMLERİ

Ders İçin Önerilen Diğer Hususlar

Yok

Ders İçeriği

Hafta	Konular	Açıklama
1	Giriş, Sayısal devre tasarım yöntemlerinin gözden geçirilmesi, Verilog'a giriş,
2	Gerçekleme teknolojileri, Programlanabilir Syayısal kapılar, sayısal funksiyonların eniyi halde gerçeklemeler,
3	Verilog veri tipleri ve operatörleri, modüler ve kapılar, kapı seviyesi modelleme, zaman benzetimleri
4	Verilog davranış modelleri, sayı gösterimler, aritmetik devreleri, Aritmetik operatörler, Proje konusunun belirlenmesi,
5	Verilog ile kombinasyonel devre tasarımı,
6	Kombinasyonel mantık devre blokları, kodlayıcı/kodaçıcılar, aritmetik karşılaştırıcılar v.b.
7	Gözden Geçirme
8	arasınav
9	Verilog ile Temel Mandallama devreleri, master-slave ve kenar tetiklemeli flip floplar, sayıcılar v.b.
10	Verilog ile Senkron sayısal devreler, tasarım süreci
11	Mealy & Moore makinaları, sonlu durum makinaları, durum indirgeme
12	Sonlu durum tasarım örnekleri,
13	Donanım ve yazılım IP çekirdekleri
14	Proje Teslim

Ders İçin Önerilen Kaynaklar

Stephen Brown and Zvonko Vranesic, Fundamentals of Digital Logic with Verilog Design,
McGraw-Hill Higher Education, 2003, ISBN 0-07-283878-7

Öğrenme ve Öğretme Yöntemleri

Aktif Katılımlı ders sunumları, vize ve final sınavları, uygulamalar, takım çalışmasına dayalı proje.

Değerlendirme Yöntemleri

Başarılı / Başarısız

*** Bütünleme Sınavı Yapılmayan Birimlerde Bütünleme Kriteri Dikkate Alınmaz.

Değerlendirme Yöntemlerine İliskin Aciklamalar

Yok

Değerlendirme Kriteri

İlan edilecektir.

Dersin Öğretim Dili

İngilizce

Derse İlişkin Politika ve Kurallar